Thiago Nogueira 
AMD EPYC Venice — a nova geração de CPUs para servidores entra com uma proposta clara: deslocar o eixo da concorrência ao combinar um salto de IPC com contagens de núcleo significativamente maiores e I/O de próxima geração. Em vez de falar só de números, a arquitetura foi redesenhada para priorizar throughput, latência e segurança em ambientes de IA e nuvem.
Microarquitetura Zen 6: mudanças que justificam o salto de 27%
O conjunto Zen 6 e Zen 6C mantém a mesma ISA entre variantes, mas reformula internals críticos: frente de fetch com 64B/cycle, 8-wide dispatch, 6 ALUs por núcleo, datapath FP de 512 bits e um op-cache maior (6,75K ops). Essas alterações visam reduzir latências (mispredição de branches) e aumentar a fusão de operações.
A lista de ganhos inclui L1I de 32 KB, L1D de 48 KB, L2 de 1 MB por núcleo, aumento do ROB para 640 entradas, filas de load/store expandidas (80/128) e múltiplos avanços em schedulers FP/INT. O resultado prático: Zen 6C anuncia ~27% de IPC médio vs Zen 5, com ~20% em workloads enterprise/cloud e ~31% em cargas de IA.
Zen 6 entrega cerca de 27% de aumento de IPC, combinando maiores op-caches, janelas de execução ampliadas e novos pipes VNNI para INT8.
Plataformas SP7/SP8, SoCs e ecossistema: muito além do núcleo
Os SoCs Venice chegam para dois sockets: SP7 (orientado a densidade máxima) e SP8 (configurações 1P/2P mais compactas). A família admite até oito CCDs por chip; a variante Zen 6C foca densidade (até 32 núcleos/CCD, 128 MB L3 por CCD — total até 256 núcleos e 1.024 MB L3), enquanto Zen 6 “clássico” vai até 12 núcleos/CCD (até 96 núcleos por chip).
AMD admite bug do driver Radeon que grava SSDs sem parar
Leia a matéria completa →
Galaxy S25 Ultra: promoção derruba preço para R$ 4.498,80 com cupom
Leia a matéria completa →
Eufy TrackLight Cam S1: câmera que persegue intrusos a 12 m
Leia a matéria completa →
Tabela do Brasileirão 2026: classificação atualizadaVer classificação, artilharia e próximos jogos →A I/O e memória foram escaladas: SP7 oferece 16 canais DDR5 com suporte a MRDIMM Gen2 a 12,8 GT/s (pico de 1,6 TB/s em MRDIMM), PCIe Gen6 com até 128 lanes por IOD em certas configurações e interconexão Infinity Fabric de 5ª geração. O design prevê também recursos RAS, Caliptra 1.2 RoT open-source e otimizações de segurança para Agentic AI.
O que você acha? Essa arquitetura muda o jogo para servidores e cargas de IA? Para acompanhar mais, acesse nossa editoria.
Foto: Divulgação
Perguntas Frequentes
O que é o EPYC 9006 "Venice" e qual é o ganho de IPC com Zen 6?
O EPYC 9006 Venice é a 6ª geração de EPYC baseada nas microarquiteturas Zen 6/Zen 6C; a família traz um ganho médio de ~27% de IPC frente à Zen 5, com variações por workload (cerca de 20% em enterprise/cloud e até 31% em cargas de IA), resultado de front-end, janelas de execução maiores e novos pipes de INT8/FP16.
Quantos núcleos e quanto cache os SoCs Zen 6 e Zen 6C suportam?
Os SoCs Zen 6 podem chegar a até 96 núcleos por chip (8 CCDs × 12 núcleos) com 48 MB L3 por CCD, enquanto os SoCs Zen 6C escalam até 256 núcleos por chip (8 CCDs × 32 núcleos) e até 128 MB L3 por CCD, somando até 1.024 MB de L3 na configuração máxima indicada para SP7.
Que memória, I/O e limites de potência Venice oferece para data centers?
O EPYC Venice suporta DDR5 MRDIMM Gen2 a até 12,8 GT/s (16 canais em SP7, 8 canais em SP8), PCIe Gen6 (até 128–192 lanes dependendo de 1P/2P), CXL 3.1 e opções de SKU otimizadas para 400W–600W conforme o foco (Agentic AI, cloud ou HPC), com tecnologias de gestão de energia UPP, UBPS e FAST para eficiência de rack.
